



الجلسة العملية الأولى

نظرة عامة (Overview):

هذه الجلسة تقدم مدخلاً هاماً إلى الأنظمة المدمجة وموضوعاتها وتطبيقاتها ومراحل وأسس تصميمها. حيث يتم التطرق فيها إلى بنية النظام المدمج، العوامل المؤثرة في تصميمه، تطبيقاته الصناعية وحلوله التكنولوجية. ثم نتفرع إلى أصناف الدارات المتكاملة الرقمية ونفصل في المتحكمات والمعالجات وبنى مسجلات التعليمات ومعيارية تصميم البنية.

1-1 تمهيد (Preface):

إن من أهم وأشمل الفروع المعرفية التكنولوجية الهندسية التي تتسابق المجتمعات المتقدمة ومخابر الأبحاث في الجامعات إلى تطويرها، وتشغل حياتنا اليومية بتطبيقاتها المتعددة دون أن ندرك ذلك، هي ما يطلق عليه بـ Embedded Systems.

في الحقيقة تتعدد الترجمات العربية لمصطلح الـ Embedded Systems (ESs)، فيطلق عليها: "الأنظمة المدمجة"، "والأنظمة المضمنة"، "والأنظمة المضمورة"، إلى ما هنالك من ترجمات أخرى، غير أنها جميعاً لا تقارب المعنى الحقيقي، وكيف لا؟! ولا يوجد إلى الآن تعريف معتمد باللغة الإنكليزية للـ ESs، إذ أنها تعرف وفقاً للتطبيق الذي تشغله، وهناك آلاف التطبيقات التي قبلها النابض هو نظام مدمج.

الانطلاقة الأولى نظرياً كانت مع ظهور أول حاسب مصغر (12 bit PDP-8 Minicomputer) في عام 1965، حيث أطلق عليه مصطلح الـ Embedded Computer، وتلاه ظهور أول معالج مصغر (4-bit, Intel.4004) في عام 1971، إلا أن المفهوم كان بعيداً جداً عن المضمون الذي يجمله المصطلح، حتى عام 1977 وظهر أول متحكم مصغر (Intel.8048)، وعام 1979 وظهر أول معالج إشارة رقمية (Bell Labs' DSP-1)، ثم كانت الثورة الأولى لظهور مصفوفات البوابات الحقلية القابلة للبرمجة (FPGAs) في عام 1984. في عام 1988 ظهر مصطلح ESs في العدد الأول لمجلة "Embedded Systems Programming".

سابقاً كان استخدام الأنظمة المدمجة (ES's) مقتصرراً على التطبيقات العسكرية وأبحاث الفضاء، واليوم تستخدم هذه الأنظمة في جميع الميادين الهندسية، مثل: الأجهزة الكهربائية والإلكترونية المنزلية، أجهزة الاتصالات، الأتمتة الصناعية، صناعة السيارات، أنظمة التحكم الرقمي، الروبوتات، التطبيقات العسكرية وأبحاث الفضاء، والعديد مما لا ينتهي ذكره من التطبيقات، إذ أنها غدت نواة 99.99% من التطبيقات والأجهزة الإلكترونية، وهذا ما يجعلها محوراً أساسياً للبحث والتطوير.

مؤخراً، تعتبر دراسة تصميم الأنظمة المدمجة (ES's) من أهم المقررات الدراسية في الكليات الهندسية عالمياً، حيث تعطى الاهتمام الأكبر في مراحل مبكرة، ويؤسس لها من السنة الدراسية الأولى، وتوظف معظم الأبحاث الجامعية في تطوير الصناعة وإيجاد الحلول التكنولوجية.

2-1 مقدمة (Introduction):

في عام 1969 طلبت شركة Busicom اليابانية من شركة Intel تصنيع مجموعة دارات تكاملية خاصة لإحدى آلاتها الحاسبة الجديدة. في عام 1971 كانت استجابة شركة Intel بتصنيع المعالج 4004 والذي هو أول رقاقة معالج يستخدم شريحة واحدة (Single Chip)، وبالتالي بدلاً من تصميم نظام لكل نموذج آلة حاسبة جديد، اقترحت Intel معالماً ذا أغراضٍ عامةٍ يمكن أن يستخدم في أي نموذج من الآلات الحاسبة.

المعالج 4004 صمم لينفذ مجموعة من التعليمات البرمجية المخزنة في شريحة ذاكرة خارجية، وبالتالي يكفي تغيير برنامج الذاكرة الخارجية ليتناسب مع نموذج الآلة الحاسبة وميزاتها. هذا المعالج لقي نجاحاً باهراً، واستخدم على أصعدة عدة لعقد من الزمن، حيث - وللمرة الأولى - أصبح من الممكن بناء نظام معقد نسبياً باستخدام شريحة واحدة. التطبيقات المتقدمة الأولى في مجال الأنظمة المدمجة تضمنت: مسابر فضائية بغير ملاحين، إشارات المرور المتحكم بها حاسوبياً، أنظمة التحكم بالطائرات.

في الثمانينيات والتسعينيات كانت بداية عصر انتشار المعالجات الدقيقة (Microprocessors)، حيث انتشر استخدام المعالجات والمتحكمات المصغرة في معظم التطبيقات والأجهزة الإلكترونية الموجودة في حياتنا اليومية - في المطبخ (الميكروويف، آلة تحضير القهوة..)، في غرفة المعيشة (أجهزة العرض والتحكم والصوت والتكييف..)، في المكتب (الهاتف، الفاكس، الطابعة، آلة عد النقود..)، وجميع هذه التطبيقات هي أنظمة مدمجة (ESs).

العقد الأخير شهد تطوراً كبيراً وسّع آفاقاً جديدة ذات إمكانيات واعدة في تطبيقات الأنظمة المدمجة والتي منها: أنظمة التحكم عن بعد والتي تستخدم في المنازل الذكية، أنظمة الأكياس الهوائية الذكية في السيارات، أجهزة المراقبة الطبية الذكية التي تُعلم الطبيب بالحالة الفيزيولوجية والمستويات الحرجة للمريض، أنظمة الملاحة والتوجيه في السيارات.

اليوم، يستخدم أكثر من 6-Bilion معالج/متحكم مصغر في كل عام في تطبيقات الأنظمة المدمجة، في حين أن 2% فقط من هذه المعالجات تستخدم في الحواسيب الشخصية والمحمولة، وتشير الإحصاءات إلى أن عدد الأنظمة المدمجة يزداد بشكل متسارع، وأن الطلب متزايد على المهندسين اللذين يمتلكون مهارات تصميم الأنظمة المدمجة المستقبلية.

3-1 تعريف النظام المدمج (What is an Embedded System?):


إن مصطلح الـ "Embedded system" هو أحد المصطلحات الشاملة التي لا تعبر بالضرورة عن معنى محدد لتوصيفها، فهي تغطي طيفاً واسعاً من التطبيقات والأنظمة، نذكر منها: الأجهزة الخلوية، أنظمة التحكم بالسكك الحديدية، أنظمة التوجيه والمراقبة العسكرية، التجهيزات الكهربائية والإلكترونية المنزلية والمكتبية...

تعرف الأنظمة المدمجة على أنها: نظام مخصص لأداء وظيفة محددة يحوي على كيان صلب (HW) وبرمجية خاصة - برنامج عمل المعالج - (SW) إضافة إلى أجزاء أخرى (ميكانيكية، إلكترونية).

غالباً تعتبر العناصر القابلة للبرمجة للقلب النابض في الأنظمة المدمجة، مثل: المتحكم المصغر (MCU)، المعالج المصغر (MPU)، المصفوفات الحقلية القابلة للبرمجة (FPGAs). عشرات الملايين من هذه العناصر تستخدم يومياً في الأنظمة المدمجة التي تغطي معظم التطبيقات المحيطة بنا، وتساهم في تحضير طعامنا دون أن ننتبه إلى ذلك.

على نحو خاص فإن النظام المدمج يشكل جزءاً أو عنصراً من نظام أكبر، مثاله: السيارات والحافلات الحديثة التي تحوي على العديد من وحدات الأنظمة المدمجة والتي منها: نظام مدمج مسؤول عن منع الانزلاق عند الكبح (ABS)، نظام مدمج مسؤول عن لوحة العدادات (Dashboard)، نظام آخر مسؤول عن التوجيه الملاحي (GPS)... حتى أنه في بعض السيارات الفاخرة (مثل: PMW) وصل عدد المعالجات إلى أكثر من 100 معالج يوصل من خلالها أكثر من 3000 حساس، مرتبطة عبر شبكة CAN.

رغم طيف التطبيقات الواسع جداً للأنظمة المدمجة، إلا أن لها ميزات مشتركة فيما بينها، وهي أنها تتفاعل مع العالم الخارجي، وتتحكم بالأجهزة المرتبطة. الشكل 1 يبين مخططاً صندوقياً عاماً للمكونات الأساسية التي تشترك فيها جميع الأنظمة المدمجة. إن عملية التخابط بين النظام المدمج والعالم الخارجي، هي من خلال قراءة إشارات الحساسات الموصولة إلى أقطاب الدخل، ومن ثم تقوم وحدة المعالجة المركزية (Processing Unit) باستخدام الذاكرة RAM بمعالجتها بعد تحويلها إلى إشارات رقمية عن طريق وحدة التبدل ADC. يتم إصدار نتائج المعالجة كإشارات تحكم رقمية على أقطاب الخرج الرقمية، أو إشارات تحكم تشابهيّة عن طريق وحدة التبدل DAC. ثم يتم ترجمة (Compile) برنامج النظام المدمج (ES.SW) من أجل معالج محدد، ويتم تخزين البرنامج في ذاكرة دائمة (NVM) تدعى بالذاكرة ROM.




الشكل 1 المكونات العامة للأنظمة المدمجة

4-1 بنية النظام المدمج (Embedded System Architecture):


تتميز الحواسيب العامة (PC: Personal Computers) بأنها تمتلك ذاكرة كبيرة تحوي على نظام التشغيل والتطبيقات البرمجية والبيانات، بالإضافة إلى إمكانية وصل وحدات تخزين ذات سعة كبيرة مثل: الأقراص الصلبة والرقمية. كذلك تمتاز بأنها تمتلك مجموعة متنوعة من أجهزة الإدخال (لوحة المفاتيح، الفأرة، مدخل صوتي) والإخراج (الشاشة، مخرج صوتي) إضافة إلى وحدات اتصال محيطية (الطابعة،

الفاكس، الشبكة، الماسح الضوئي، ...). إن وجود هذه الميزات يتطلب وجود معالج ذي أداء عالٍ وسرعة كبيرة، والذي ينتج عنه استهلاك كبير للتغذية، كما أن حجم النظام سيكون كبيراً جداً وسعره مرتفع جداً. الشكل 2 يبين المخطط الصندوقي للحاسوب العامة (PC).



الشكل 2 مخطط بنية الحاسوب العامة PC

على خلاف الحواسيب العامة، فإن الأنظمة المدمجة تستخدم المتحكمات أو المعالجات المصغرة، والتي تمتاز بأن وحدة المعالجة المركزية سوف تكون مدمجة مع جميع المحيطيات والذاكرات على شريحة واحدة. يبين الشكل 3 المخطط الصندوقي العام لبنية الأنظمة المدمجة.



الشكل 3 المخطط الصندوقي العام للأنظمة المدمجة

تمتلك معظم المتحكمات المصغرة الوحدات المحيطية الرئيسية التالية: وحدة معالجة مركزية (CPU)، ذاكرة برنامج (ROM)، ذاكرة معطيات دائمة (EPROM)، ذاكرة عشوائية (RAM)، أقطاب الدخل والخروج (I/O)، وحدات التوقيت والعد (T/C)، وحدات اتصال تسلسلي (UART، SPI، I²C). كما أن بعض المتحكمات المصغرة المتقدمة تمتلك نوافذ اتصال تسلسلي عالية السرعة مثل: Ethernet، USB، CAN. الجدول 1 يبين بعض أوجه الاختلاف العامة بين خصائص الأنظمة المدمجة والحواسيب الشخصية.

الحواسب العامة (PC Computers)	الأنظمة المدمجة (Embedded Systems)
تستخدم في أغراض عامة.	مكرسة لمهام محددة.
محدودة في عائلتين من المعالجات (AMD, Intel).	تملك مجموعة واسعة جداً من المعالجات تبلغ 140 عائلة مصنعة من قبل أكثر من 40 شركة متخصصة
لا يوجد اعتبار للكلفة.	كلفة النظام تعتبر من العوامل الأساسية.
لا يشترط عملها في الزمن الحقيقي.	يوجد قيود لشروط العمل في الزمن الحقيقي (RTS).
أنظمة التشغيل لا تعمل في الزمن الحقيقي.	أنظمة التشغيل تعمل في الزمن الحقيقي (RTOS).
فشل النظام لا يشكل خطراً.	إن نتائج فشل النظام خطيرة جداً ويمكن أن تكون قاتلة.
لا يوجد قيود حول استهلاك الطاقة.	يوجد قيود لاستهلاك الطاقة الكهربائية.
غالباً توجد في ظروف العمل الطبيعي.	يجب أن تعمل في ظروف بيئية قاسية أحياناً.
مصادر النظام لائتمائية (LPT, AGP, ISA, PCI, ...).	مصادر النظام محدودة.
يتم تخزين نظام التشغيل والبرامج الخدمية في HDD.	يتم تخزين كامل برنامج المعالج في ذاكرة ROM.
الأدوات المستخدمة عامة.	تتطلب أدوات وطرقاً خاصة ليتم تصميمها بكفاءة.
لا تملك أي دارات ذات وظائف تتبع الأخطاء.	مزودة بدارات Debugger مخصصة على نفس الشريحة.

الجدول 10 مقارنة بين خصائص الأنظمة المدمجة والحواسب العامة

5-1 العوامل المؤثرة في تصميم الأنظمة المدمجة (Requirements Affect in ESs Design):

عند تصميم أي نظام مدمج فإنه يجب مراعاة مجموعة من المتطلبات والاعتبارات يتم تحديدها في الدرجة الأولى وفقاً لعامل الكلفة المطلوب، على سبيل المثال: إذا تتطلب إنتاج نظام تحكم مدمج بكلفة لا تتجاوز 1000 ليرة سورية؛ فإنه ربما من الضروري الاستغناء عن بعض الميزات الكمالية للوصول إلى الكلفة المطلوبة. الاعتبارات الأساسية في تصميم الأنظمة المدمجة هي:

1. سعة المعالجة (Processing Power): وهي عدد التعليمات التي يمكن تنفيذها خلال ثانية واحدة (MIPS)، وازديادها تزداد سعة (قوة) المعالجة للمعالج.
2. عرض الناقل الداخلي (Data-Bus): وهي عرض ناقل البيانات بين وحدة المعالجة والذاكرة ويتراوح 4-bit ~ 64-bit، وازدياد عرض الناقل تزداد سرعة تناقل البيانات بين المعالج والذاكرة.
3. حجم الذاكرة (Memory Space): وهي المساحة المطلوبة لتخزين برنامج تنفيذ التعليمات (ROM) والبيانات (المعطيات) التي يتم معالجتها آنياً (RAM). عموماً، فإن مساحة الذاكرة المطلوبة تتعلق بالمعالج المستخدم والميزات المحيطية المترافقة معه وحجم البرنامج.

4. استهلاك الطاقة (Power Consumption): هي من أهم الاعتبارات خصوصاً في الأجهزة النقالة التي تعمل على المدخرات، وتستعمل وحدة القياس mW/MIPS لتحديد كمية الطاقة المطلوبة تبعاً لسعة المعالجة، حيث أنه بازياد سعة المعالجة تزداد كمية الطاقة المطلوبة لعمل المعالج. عملياً، فإن الأنظمة التي تستهلك طاقة منخفضة تتميز بخصائص مرغوبة جداً مثل: حرارة أقل، وزن أقل، حجم أصغر، تصميم ميكانيكي أبسط. لذلك تستخدم المعالجات متعددة النوى (Multi-core Processors) في الأنظمة المدججة التي تتطلب نظاماً منخفض الاستهلاك والحجم وذا سعة معالجة عالية.

5. كلفة التطوير (Development Cost): هي كلفة تصميم الكيان الصلب (ES.HW) والبرمجيات المترافقة (ES.SW)، وتعرف أيضاً بالمصطلح NRE (Non-Recurring Engineering)، وهي كلفة ثابتة تدفع لمرة واحدة فقط أثناء مرحلة تصميم النظام - هذه الكلفة يتم توزيعها على عدد قطع الإنتاج.

6. كمية الإنتاج (Number of Units): إن الموازنة بين كلفة الإنتاج وكلفة التطوير تتعلق مباشرة بكمية الإنتاج المطلوبة، إذ يتم توزيع الكلفة الثابتة على عدد العناصر المطلوبة. أما من أجل تصميم ذي كمية محدودة من القطع؛ فإن كلفة التطوير لمثل هذا النظام ستكون كبيرة جداً.

7. حياة المنتج (Lifetime): وهو العمر الافتراضي المتوقع لبقاء المنتج في الاستخدام الفعال. إن هذا الاعتبار يؤثر مباشرة في جميع قرارات التصميم انطلاقاً من اختيار عناصر الكيان الصلب وصولاً إلى كلفة التطوير.

8. الوثوقية (Reliability): وهي مقدرة النظام على الاستجابة في مختلف الظروف، وتناسب الوثوقية طرداً مع كلفة النظام.

إضافةً إلى هذه المتطلبات الأساسية الثمانية، فإن لكل نظام مدمج متطلبات وظيفية أخرى خاصة تتعلق بهوية النظام وتوظيفه (مايكروويف، منظم دقات القلب، نظام الطيران الآلي، نظام التوجيه الملاحي...)، ومن هذه المتطلبات: المعالجة في الزمن الحقيقي (Real-time Processing).

6-1 صناعة الأنظمة المدججة (Embedded System Industry):

في السنوات الأخيرة أصبح قطاع صناعة الأنظمة المدججة في العديد من البلدان الصناعية القطاع الأكثر ازدهاراً وتطوراً، حيث تعتبر صناعة الأنظمة المدججة عالمياً الجزء الأكبر والأسرع نمواً، وخصوصاً صناعة المتحكمات المصغرة التي تشكل تقريباً 99.99% من الناتج العالمي من المعالجات (MPU،MCU) التي يتم إنتاجها سنوياً.

إن سبب هذا التكاثر المتزايد يعود إلى أن عدد المعالجات المستخدمة في الحواسيب الشخصية يعتبر صغيراً جداً مقارنةً مع المعالجات المستخدمة في الأنظمة المدججة. التقرير الأخير يشير إلى أن المنزل الواحد يحوي على الأقل 100~40 متحكم مصغر، في حين يمكن أن يوجد ثلاثة أو أقل في الحاسب الشخصي.


المتحكمات المصغرة يمكن أن توجد في جميع التجهيزات المنزلية، مثلاً: التلفاز، المشغل الرقمي، ألعاب الأطفال، الموقد. إضافةً إلى ذلك فإن الأنظمة المدججة تمثل القطاع الرئيسي في سوق الأنظمة الرقمية، والحلول التكنولوجية لمعظم تطبيقاته الصناعية، والتي منها: وسائل النقل (Automotive)، إلكترونيات المستهلك (Consumer Electronics)، الأتمتة الصناعية (Industrial Automation)، التطبيقات العسكرية (Military)، تناقل البيانات (Data-Transmission)، الاتصالات (Communication)، الفضاء (Aerospace).

حالياً، أكثر من 98% من متحكمات 8/32-bit تستخدم في الأنظمة المدججة. طبقاً للدراسة الإحصائية التي نشرتها شركة SEMICO في عام 2006 فإن 55% من المتحكمات التي تباع حول العالم هي 8-bit، وأكثر من 4-billion متحكم 8-bit يباع في عام 2006.

المحللون الاقتصاديون يتوقعون أنه مع انطلاقة عام 2010 فإن أكثر من 90% من البرامج التي تم تطويرها ستكون مخصصة للأنظمة المدججة، كما أنّ عدد مبرمجي الأنظمة المدججة سيزداد بمقدار عشرة أضعاف مقارنةً مع مبرمجي الأنظمة الأخرى. على الرغم من هذه الإحصاءات؛ فإن معظم مناهج هندسة الحاسبات والتحكم في العديد من الجامعات الغربية على وجه عام، وجامعاتنا المحلية على وجه التخصيص، ما تزال تعلم مهارات البرمجة والتصميم المتعلقة بلغات برمجة الحواسيب العامة فقط، بدلاً من برمجة الأنظمة المدججة الأكثر تخصصاً.

7-1 الحلول التكنولوجية للأنظمة المدججة (E.Systems Technologies & Approaches):


قبيل ظهور العناصر الإلكترونية كانت الحاسبات تبنى باستخدام عناصر كهروميكانيكية حتى العقد الخامس من القرن التاسع عشر وظهور الصمامات الإلكترونية والدارات المنطقية - التي تبنى من الترانزستورات والمقاومات (RTL)، ثم تلاه ظهور الدارات المتكاملة، وأصبح بالإمكان تصنيع دارة منطقية على شريحة سيليكونية واحدة. الشكل 4 يبين مخططاً زمنياً للتطور التكنولوجي للحاسبات.



الشكل 4 التطور الزمني لتكنولوجيا الحاسبات

في عام 1965 لاحظ Gordon Moore مدير شركة Intel أن تكنولوجيا الدارات المتكاملة تتطور بمعدل مذهل بحيث أن عدد الترانزستورات التي يمكن أن توضع على نحو رخيص (بدون أي كلفة زائدة) على دارة متكاملة - أي أن تعقيد الدارات المتكاملة مع اعتبار

الكلفة الأخفض للعناصر – يتضاعف كل سنتين تقريباً. إن قابلية ودرجة تطور العديد من الأجهزة الإلكترونية الرقمية (سعة وسرعة المعالجة، حجم الذاكرة، ...) يرتبط بشكل وثيق بهذا القانون حيث أن هذه الملاحظة أدت على نحو كبير جداً إلى زيادة فائدة استخدام تكنولوجيا الإلكترونيات تقريباً في جميع قطاعات الاقتصاد العالمي وقد تم تسمية هذا القانون علمياً باسم "قانون مور" (Moore's Law) نسبةً إلى Gordon E. Moore الذي قدم هذا القانون ومنذ ذلك الوقت يعتبر هذا القانون محور التخطيط والتوجيه طويل الأمد في وضع أهداف البحث والتطوير في صناعة أنصاف النواقل ويتوقع أن يستمر العمل بهذا القانون إلى ما بعد عام 2020. الشكل 5 يبين مخططاً لوغاريماً لعدد الترانزستورات على شريحة واحدة في مراحل زمنية متعددة (1960-2010) ويلاحظ بأن معدل التزايد يتضاعف كل سنتين.



الشكل 5 المنحني الزمني لازدياد عدد الترانزستورات على شريحة متكاملة

تعتبر مسألة تحديد التقنية المستخدمة في تصميم الأنظمة المدججة من الأمور الهامة والأساسية في المراحل المبكرة للتصميم وهي تستند إلى الوظائف الأساسية المطلوبة من النظام، إذ هناك العديد من الخيارات المتاحة لتصميم الأنظمة المدججة بدءاً من المعالجات المصغرة (MPUs) والمتحكمات المصغرة (MCUs) والعناصر المنطقية القابلة للبرمجة (PLDs) والدوائر المتكاملة ذات التطبيقات الخاصة (ASICs)، كما أن الاختيار بين هذه العناصر المختلفة يعتمد على متطلبات النظام المطلوب تصميمه أكثر من كونه معتمداً على اعتبارات وميول شخصية للمصمم.

فإذا كان المطلوب نظاماً قابلاً للبرمجة لتنفيذ خوارزميات ذات عمليات حسابية معقدة، فإن الاختيار الأمثل لهذه التطبيقات هي معالجات الإشارة الرقمية (DSP)؛ أما إذا لم يكن لاعتبارات السرعة أهمية بالغة في عمل النظام وكانت التكلفة وظروف العمل لا تسمح باستخدام شرائح متطورة، فيكون استخدام المعالجات المصغرة (MCUs | MPUs) مثالياً لهذه الحالة؛ وفي حال كان النظام يتطلب مستويات أداء عالية، وسرعات معالجة عالية جداً، وبنية تنفيذ تفرعية، فإن مصفوفات البوابات القابلة للبرمجة حقيقياً (FPGAs) تقدم الأداء المطلوب وتتيح للمصمم مرونة كبيرة في تصميم خوارزمية النظام، حيث أن بنية الـ FPGAs تتيح إمكانية العمل المتزامن (Parallelism) لوظائف النظام، وهذا ما لا تستطيع تأمينه المعالجات أو الحلول المتكاملة الأخرى التي تعتمد في تنفيذ خوارزمتها على العمل التسلسلي.


8-1 تطور صناعة أنصاف النواقل (Semiconductors Industry Evolution):

في أوائل العشرينيات من القرن العشرين كانت الأجهزة تعتمد على المفاتيح الميكانيكية (Electromechanical) مثل Relays في عمليات التحكم بالأجهزة. في أواخر عام 1920 ظهر الجيل الأول من العناصر الإلكترونية وعرفت بالصمامات المفرغة (Vacuum Tubes)، مبينة على الشكل 6، حيث استعملت في العديد من الأجهزة الإلكترونية في ذلك الوقت: الراديو والتلفاز وغيرها.



الشكل 6 الصمامات المفرغة


في خمسينيات القرن العشرين ظهرت الترانزستورات، وبدأت الأبحاث حول الدارات المتكاملة التي يمكن أن تحوي على عدة ترانزستورات، وكان هناك محاولات عديدة لبناء دارة متكاملة، وكانت التجربة الناجحة الأولى في عام 1958 حيث قام عالم الفيزياء Jack Kilby بتصميم أول دارة متكاملة - الشكل 7.



الشكل 7 أول دارة متكاملة

صناعة أنصاف النواقل ظهرت بوضوح في أوائل الستينيات، وبدأت بالتطور بشكل متسارع منذ ذلك الوقت. الجيل الأول من الدارات المتكاملة عرف بـSSI (Small-scale Integration) حيث كانت الدارات المتكاملة تتكون من عدد قليل جداً من البوابات المنطقية (AND، NOR، OR، etc.) تتشكل من عشرات الترانزستورات. تلاه عصر الجيل الثاني من الدارات المتكاملة في أواسط الستينيات وعرف بـMSI (Medium-scale Integration)، وقد تميز بزيادة كبيرة في عدد البوابات المنطقية على شريحة متكاملة وحيدة، حيث

استخدمت الشرائح في المؤقتات والعدادات والمسجلات، وتميزت بكلفة أخفض بكثير من سابقتها وإمكانية تصميم أنظمة أكثر تعقيداً. الجيل الثالث من الدارات المتكاملة ظهر في أواسط السبعينيات وعرف بـ (Large-scale Integration) LSI، وفيه تم تضمين عشرات الآلاف من الترانزستورات على شريحة متكاملة وحيدة مثل calculator chips، 1K-bit RAMs، وكذلك الجيل الأول من المعالجات المصغرة. الخطوة الأخيرة في عملية تطور الدارات المتكاملة كانت بظهور تقنية (Very-large-scale Integration) VLSI حيث أن عملية التطور بدأت في أوائل الثمانينيات من خلال دمج مئات الآلاف من الترانزستورات على شريحة واحدة، واستمرت لتصل في عام 2009 إلى عدة بلايين من الترانزستورات على شريحة واحدة. إن المعالجات متعددة النوى التي ظهرت مؤخراً ذات عرض ناقل 64-bit، والتي يدمج معها ذاكرة وسيطة (cache memory) ووحدات حساب ومعالجة بالفاصلة العشرية تعتبر من الأجيال المتطورة للدارات المتكاملة VLSI. الشكل 8 يبين مخططاً زمنياً لمراحل تطور تقنيات تصنيع الدارات المتكاملة. الجدول 2 يبين تصنيفاً لتقنيات تصنيع الدارات المتكاملة وفقاً لعدد الترانزستورات على شريحة واحدة أو عدد البوابات المنطقية والتطبيقات لكل جيل.





الشكل 8 المراحل الزمنية لتطور تقنيات تصنيع الدارات المتكاملة

Density	Date	Transistors	Gates	Application
SSI	1961-1966	1~100	10	AND، OR، NOT gates chips
MSI	1966-1971	100~3000	100	Decoder، encoder، multiplexer، counter
LSI	1971-1979	3K~100K	10,000	Micro-controller، special-function chips
VLSI	1980s	100K~1M	100,000	Memory، special-function chips
ULSI	1990s	> 1M	>100,000	Memory، microprocessor chips
GSI	2009s	2M~2Bilion	>1M	Multi-core Processors



الجدول 2 المراحل الزمنية لتطور تصنيع الدارات المتكاملة ومدى تعقيدها

مما يجب الإشارة إليه أن البعض (كما في اليابان) يستخدم مصطلح ULSI اختصاراً لـ Ultra-large-scale Integration وكذلك المصطلح GSI اختصاراً لـ Giga-scale Integration والذي يشير إلى الدارات المتكاملة التي تحوي على بلايين الترانزستورات، إلا أن معظم وقف عند المصطلح VLSI وأدرج التقنيات المذكورة كفروع لتقنية الـ VLSI، وإلا فإنه سوف يتوجب إيجاد مصطلحات متجددة بشكل دائم - على الأقل كل سنتين. الشكل 9 يبين الشريحة السيليكونية للمعالج IBM Power-7 والذي يملك 8-core ويجوي على

1.2 بليون ترانزستور وعلى اليسار لوح الـ Wafer ويحوي مئات الشرائح السيليكونية قبل فصلها. الشكل 10 يبين الشريحة السيليكونية ولوح الـ Wafer للمعالج Intel Itanium والذي يملك 4-core ويحوي على 2.046 بليون ترانزستور.



الشكل 9 الشريحة السيليكونية للمعالج IBM Power7 (8-core ويحوي على 1.2 بليون ترانزستور) ولوح الـ "Wafer"



الشكل 10 الشريحة السيليكونية للمعالج Intel Itanium رباعي النوى ويحوي على 2.046 بليون ترانزستور

9-1 تقنيات صناعة أنصاف النواقل (Semiconductors Industry Evolution):

تطورت تقنيات صناعة أنصاف النواقل بشكل كبير خلال العقود الثلاثة الماضية، وأصبحت تعتمد على تقنية الـ CMOS التي أمكنت من أن تصبح الترانزستورات أصغر حجماً، وبالتالي يمكن للدارات المتكاملة أن تحوي عدد ترانزستورات أكبر. الدارات المتكاملة الأولى كانت تستخدم الترانزستورات ثنائية القطبية (BJT)، وكانت غالبية الدارات المتكاملة تستخدم المنطق TTL أو المنطق ECL. على الرغم من أن تقنية الـ MOS تم اختراعها قبل الترانزستورات الثنائية، إلا أنه كان في البداية من الصعب جداً تصنيعها نظراً لمشكلة طبقة الأكسيد. في السبعينيات تم حل هذه المشكلة، وتم تطوير تقنية الـ NMOS؛ في ذلك الوقت تطلب استخدام تقنية MOS عدد أقل من طبقات الـ Mask (أفلام تصنيع الطبقات على مستوى السليكون والأكسيد) وبالتالي كثافة أكبر واستهلاك طاقة أقل وسعر أرخص مقارنةً مع الدارات المتكاملة التي تعتمد تقنية التصنيع BJT.


مع بدايات الثمانينيات تم استبدال بوابات الترانزستورات المصنعة من الألمنيوم ببوابات الـ Polysilicon والتي أدت إلى تحسين كبير في تقنية CMOS حيث أنها مكنت من استخدام نوعين من الترانزستورات (PMOS, NMOS) على نفس الشريحة السيليكونية، وبالتالي

أصبحت عملية التصنيع أسهل، كما أن استهلاك الطاقة أصبح أخفض، وهذا جميعه ساعد في تصميم دارات متكاملة أصغر حجماً. الجدول 3 يبين أجيال التقنيات المستخدمة في بناء الدارات المتكاملة.

Technology	Power Consumption	Speed	Packaging
RTL (BJT)	High	Low	Discrete
DTL (BJT)	High	Low	Discrete, SSI
TTL (BJT)	Medium	Medium	SSI, MSI
ECL (BJT)	High	High	SSI, MSI, LSI
pMOS (MOSFET)	Medium	Low	SSI, MSI
nMOS (MOSFET)	Medium	Medium	SSI, MSI, VLSI
CMOS (MOSFET)	Low	Medium	SSI, MSI, LSI, VLSI
GaAs (MOSFET)	High	High	SSI, MSI, LSI


الجدول 30 التقنيات المستخدمة في بناء الدارات المتكاملة

إن التطور الذي حصل خلال 40 عاماً - ابتداءً من العام 1971 وحتى عام 2010 - أدى إلى انتقال مستوى تقنية التصنيع من الحجم $10\mu\text{m}$ إلى الحجم 32nm للخلية الترانزستورية على المستوى السيليكوني، وبالتالي تضاعف عدد الترانزستورات على الشريحة الواحدة بحوالي 1000 مرة! الشكل 11 يبين الشريحة السيليكونية للمعالج Intel-4004 والتي تم إنتاجها في عام 1970 على شريحة سيليكونية بمساحة $10\mu\text{m}$ مقارنةً مع حجمها في عام 2010 بمساحة 32nm .



الشكل 11 حجم الشريحة السيليكونية مع تطور تقنية التصنيع من العام 1970 وحتى 2014

إن متوسط نصف حجم الترانزستور على الشريحة السيليكونية يطلق عليه بـ Process Technology وهو الذي يتضاعف وفق قانون Moore كل سنتين. فمثلاً من أجل تقنية التصنيع 65nm فإن عشرات الآلاف من الترانزستورات يمكن أن تتسع في مساحة تعادل مساحة خلية دم حمراء - يمكن لعشر ملايين ترانزستور أن تتسع في مساحة تعادل 1mm^2 . الشكل 12 يبين صورة ميكروية لترانزستور على الشريحة السيليكونية للمعالج Intel-Quad-core يعتمد تقنية 65nm ونجد أن متوسط نصف حجم المساحة هو 35nm.




الشكل 12 ترانزستور على مقطع شريحة سيليكونية يعتمد تقنية التصنيع 65nm

10-1 أصناف الدارات المتكاملة الرقمية (Digital Integrated Circuit Classes):

فيما يلي تفصيل مقتضب لفروع الأنظمة المدججة وخواصها يوفر على الباحث والدارس الخوض في مئات المراجع.

بشكل عام، تصنف حلول الدارات المتكاملة الرقمية ضمن فروع رئيسية ثلاث:

- 1- الدارات المتكاملة القياسية (Standard Logic ICs).
- 2- الدارات المتكاملة ذات التطبيقات العامة (General Purposes ICs).
- 3- الدارات المتكاملة ذات التطبيقات الخاصة (Special Purposes ICs).



الشكل 0 الفروع الرئيسية للدارات المتكاملة الرقمية

فمنها ما هو غير قابل للبرمجة، ومنها ما هو قابل للبرمجة على مستوى التعليمات البرمجية (Software)، ومنها ما هو قابل للبرمجة على مستوى الكيان الصلب (Hardware). الشكل 13 يبين الفروع الرئيسة للدارات المتكاملة الرقمية. إن هذا التصنيف يمثل تصنيفاً عاماً إذ يمكن أن يوجد تصنيفات فرعية أخرى تصنف بأنها دارات متكاملة متخصصة أو عامة التطبيقات؛ فيما يلي نفضل في هذه الفروع.

1-10-1 الدارات المتكاملة القياسية (Standard Logic ICs):

وهي شرائح متكاملة ذات وظائف عامة تم تصميمها لوظائف محددة (Fixed Functionality) لا يمكن تغييرها وفقاً لنموذج قياسي عالمي، كما أنها لا تقوم بأي عمليات معالجة (لا تملك وحدة معالجة)؛ من خلال ربط العديد من هذه الدارات مع بعضها البعض يمكن الحصول على دارة وظيفية منطقية، كما أن أي تغيير في وظيفة الدارة يحتاج إلى إعادة ربط هذه الدارات بالكامل. مثالها: الدارات المتكاملة للبوابة المنطقية (NOT، NOR، OR، NAND، AND) مثل شرائح العائلة 74xxxx (74HC595: Shift Register)، وشرائح العائلة 40xxxx (4018: Counter)، وشرائح التوقيت (NE555)، وغيرها من الشرائح القياسية التي تصنع من قبل العديد من الشركات.



2-10-1 المعالجات المصغرة μP ، MPU (Microprocessors):

وهي من فروع الدارات المتكاملة ذات الأغراض العامة (General Purposes ICs). تجمع المعالجات المصغرة كل وظائف وحدة المعالجة المركزية CPU في دارة متكاملة واحدة، ويتم برمجتها من أجل تطبيق خاص باستخدام لغات برمجية مخصصة لتطبيقات الأنظمة المدججة (Embedded Systems Programming Languages). تصنف المعالجات المصغرة من حيث الاستخدام إلى نوعين رئيسيين:


- معالجات الأغراض العامة.
- معالجات الأغراض الخاصة.

1-2-10-1 معالجات الأغراض العامة (GPP) (General Purpose Processor):

في عام 1970 ظهر المعالج Intel 4004 ذو ناقل بعرض 4-Bit واستخدم في تصميمه 2300 ترانزستور وقد تضمن ذاكرة RAM وذاكرة ROM ووحدة معالجة مركزية بتردد عمل 108KHz، استخدم هذا المعالج بشكل رئيسي في الآلات الحاسبة، ويعتبر أول معالج مصغر، وقد بلغ سعره آلاف الدولارات. في عام 1974 أعلنت شركة Intel عن أول معالج للأغراض العامة (GPP) وهو المعالج 8080 بعرض ناقل 8-Bit، واستخدم في تصميمه 4500 ترانزستور ووصلت سرعة تنفيذه إلى 290000 تعليمة في الثانية عند تردد عمل 2MHz، وتضمن أيضاً 64KB من الذاكرة المعنونة وأصبح المعالج 8080 معياراً صناعياً وبلغ سعره \$395 واستخدم في بناء أول حاسب شخصي. منذ ذلك الحين تطورت معالجات الأغراض العامة - سرعة وأداءً - فظهرت المعالجات ذات عرض الناقل 16-Bit (Intel 8086)، ومعالجات 32-bit (Intel/AMD x86)، ومعالجات 64-bit (Intel/AMD x64)، كما ظهرت مؤخراً المعالجات متعددة النوى (multi-core) لتسيطر على مستقبل صناعة المعالجات. الشكل 14 يبين البنية الداخلية (على اليمين) والخريطة السيليكونية (على اليسار) للمعالج Intel® 4004. الشكل 15 يبين شريحة المعالج Intel® 4004.





الشكل 12 البنية الداخلية والخريطة السيليكونية للمعالج Intel® 4004 - 1970




الشكل 15 شريحة المعالج Intel® 4004 ذو ناقل بعرض 4-Bit ويحوي على 2300 ترانزستور

الشكل 16 يبين البنية الداخلية (على اليمين) والخريطة السيليكونية (على اليسار) للمعالج Intel®8085. أيضاً الشكل 17 يبين شريحة المعالج Intel®8085 الذي تم إنتاجه في عام 1976 ويحوي على 4500 ترانزستور ويعمل بتردد 3MHz. الشكل 18 يبين شريحة المعالج Intel®8086 ذو ناقل بيانات بعرض 16-Bit وتم إنتاجه في 1978 ويحوي 29000 ترانزستور ويعمل بتردد 5MHz.




الشكل 16 البنية الداخلية والخريطة السيليكونية للمعالج Intel® 8085 - 1976





الشكل 17 شريحة المعالج Intel® 8085 ذو ناقل بعرض 8-Bit ويحوي على 4500 ترانزستور

الشكل 19 يبين البنية الداخلية (على اليمين) والخريطة السيليكونية (على اليسار) للمعالج Intel®8086.




الشكل 18 شريحة المعالج Intel® 8086 ذو ناقل بعرض 16-Bit ويحوي على 29000 ترانزستور





الشكل 19 البنية الداخلية والخريطة السيليكونية للمعالج Intel® 8086 – 1978

الشكل 20 يبين شريحة المعالج Intel®P4 ذو ناقل بيانات بعرض 32-Bit، وتم إنتاجه في عام 2000، ويحوي على 125 مليون ترانزستور، ويعمل بتردد 3،1~3،8GHz. الشكل 21 يبين البنية الداخلية والخريطة السيليكونية للمعالج Intel®P4.



الشكل 20 شريحة المعالج Intel®P4 ذو ناقل بعرض 32-Bit ويحوي على 125 مليون ترانزستور





الشكل 21 البنية الداخلية والخريطة السيليكونية للمعالج Intel®P4 – 2000

الشكل 22 يبين شريحة المعالج Intel® i7 متعددة النوى (4-Core) ذو ناقل بيانات بعرض 64-Bit، تم إنتاجه في عام 2008، ويحوي على 731 مليون ترانزستور، ويعمل بتردد 1.6~3.47GHz. الشكل 23 يبين تمثيل البنية الداخلية العامة (على اليمين) والخريطة السيليكونية (على اليسار) للمعالج Intel® i7.



الشكل 22 شريحة المعالج Intel®i7 رباعي النوى وذو ناقل بعرض 64-Bit ويحوي على 731 مليون ترانزستور

تتسم التطبيقات التي تستخدم المعالجات المصغرة بالتعقيد على مستوى الكيان الصلب والبرمجي، وذلك لكون المعالج يحوي على وظائف وحدة المعالجة المركزية (CPU) وذاكرة البرنامج (ROM) فقط، وأما باقي المحيطيات كوحدات التوقيت وذاكرة المعطيات RAM ووحدات المقاطعات وغيرها، فجميعها يتم وصلها خارجياً عبر الناقل الرئيسي (BUS)، لذلك فإن معالجات الأغراض العامة تستخدم فقط في الحواسيب الشخصية، ولا تستخدم في الأنظمة المدمجة.




الشكل 23 البنية الداخلية والخريطة السيليكونية للمعالج Intel®i7 – 2008

2-2-10-1 معالجات الأغراض الخاصة (Special Purpose Processors) SPPs:

تصمم معالجات الأغراض الخاصة بحيث تؤمن سعة معالجة عالية ووظائف مخصصة متقدمة. مثالها: وحدة معالجة الرسومات GPU (Graphics Processing Unit). الشكل 24 المعالج والمخطط الصندوقي لوحدة معالجة NVIDIA nForce 680i SLI.

في عام 2001 قررت شركة Sony بالتعاون مع شركة IBM وشركة Toshiba تطوير معالج Cell-Processor عالي الأداء، واستمر تطوير هذا المعالج أربع سنوات، وتم صرف مبلغ 400 مليون دولار على أبحاث التطوير، ويشار إليه عادةً بـ CBEA (Cell Broadband Engine Architecture).





الشكل 24 المخطط الصندوقي لوحدة معالجة الرسومات NVIDIA nForce 680i SLI

يضم المعالج Cell-Processor معالج أغراض عامة من النوع Core Power-PC 64-bit يسمى بـ PPE إضافةً إلى مجموعة معالجات مؤازرة من المعالجات الخاصة من النوع SoCs لتسريع الرسومات والوسائط تسمى بـ SPE، هذه المعالجات المؤازرة متصلة مع الوحدة الرئيسية PPE عبر ناقل يسمى بـ EIB، وكلاهما متصل مع ذاكرة النظام عبر متحكم يدعى بـ DMIC الذي يلج ذاكرة من نوع XDR بسعة 25GB/s، وكذلك يملك وحدات إدخال وإخراج من النوع FlexIO ذات سرعة تصل إلى 76.8GBs، والتشغيل الأول لهذا المعالج عند تردد 4GHz.



الشكل 25 المخطط الصندوقي للمعالج Cell-Processor

يتميز المعالج Cell-Processor بالإمكانات الهائلة في معالجة العمليات الحسابية المعقدة، وخصوصاً الفاصلة العائمة (Floating-point) إضافةً إلى البرمجة الموزعة والمتعددة المهام، وحالياً يستخدم هذا المعالج في جهاز Playstation 3 وملك 9-core. الشكل 25 يبين المخطط الصندوقي للمعالج Cell-Processor المستخدم في جهاز Playstation 3. الشكل 26 يبين الخريطة السيليكونية للمعالج Cell-Processor.



الشكل 26 الخريطة السيليكونية للمعالج Cell-Processor


1-10-3-2 معيارية تصميم بنية المعالجات (CPU Architecture Design Standard):

تعرف المعيارية بأنها الطريقة التي يتعامل بها المعالج مع الذاكرة في جلب وتنفيذ التعليمات وتخزين البيانات، ويوجد معياريتين أساسيتين في تصميم المعالجات:

- معيارية Harvard.
- معيارية Von-Neumann.

1-10-3-2-1 معيارية Von-Neumann:

تعتمد هذه المعيارية على المعالج وناقل وحيد لنقل التعليمات والبيانات بين الذاكرة ووحدة المعالجة، وبالتالي سوف يحتاج إلى نبضات توقيت أكثر من أجل تنفيذ عملية واحدة، لذلك تتصف هذه النظم بكونها بطيئة نسبياً، مبدأ عملها يتلخص بما يلي:




- 1- يقوم المعالج بجلب التعليمات من الذاكرة.
- 2- يقوم بقراءة البيانات من الذاكرة.
- 3- إجراء العمليات على البيانات.
- 4- إعادة كتابة تلك البيانات على الذاكرة.

الشكل 27 معيارية Von-Neumann وطريقة ربط المعالج مع الذاكرة

1-10-3-2-2 معيارية Harvard:

تتكون هذه المعيارية من المعالج وناقلين منفصلين أحدهما لنقل التعليمات والآخر لنقل البيانات، وتختلف ذاكرة البيانات عن ذاكرة التعليمات حيث أن لكل ذاكرة خطوط عنوانية وتحكم وممر معطيات مختلفة، وبالتالي فإن عملية قراءة التعليمات والبيانات تتم في نفس الوقت، وستكون سرعة التنفيذ أكبر.



الشكل 28 معيارية Harvard وطريقة ربط المعالج مع الذاكرة



1-10-2-4 بنى مسجلات التعليمات في المعالجات (CPUs Instruction Set Architectures):

حتى منتصف الثمانينات في القرن السابق كان التوجه السائد في عالم صناعة المعالجات هو بناء معالجات ذات تعليمات أعقد وأكثر عدداً بهدف تسهيل عملية البرمجة، ولكن في تلك الأثناء ظهر توجه آخر معاكس تماماً، وهو السعي لبناء معالجات ذات تعليمات بسيطة ومحدودة العدد يمكن تنفيذها بسرعات عالية جداً. تقسم بنى مسجلات التعليمات في المعالجات إلى ثلاث بنى أساسية:

1- CISC (300 ~ 3000 Instruction).

2- RISC (200 ~ 50 Instruction).

3- MISC (30 ~ 15 Instruction).

1-10-2-4-1 البنية CISC:

وهي مجموعة أوامر الحاسب المعقدة "Complex Instruction Set Computer"؛ معظم معالجات الحواسيب الشخصية تستخدم معمارية CISC، والتي تدعم مجموعة تعليمات قد يصل عددها إلى 3000 تعليمة أو أكثر.

الدافع الأساسي لهذه التقنية هو تخفيض التكلفة العامة للحواسيب، وذلك عن طريق جعل البرمجة - وهي العنصر الأكثر تكلفة في أي نظام حاسوبي - أكثر سهولة وبالتالي أقل تكلفة.

يتلخص جميع ذلك بتطبيق مبدأ بسيط وهو: نقل التعقيد من البرمجيات إلى العتاد الصلب، لهذا السبب يتم تخصيص تعليمة لكل حدث يتم في المعالج، وبالتالي يمكن أن تصل مجموعة تعليمات هذه المعالجات إلى آلاف التعليمات، كما أن القاعدة الأساسية تقول: إن أداء الكيان الصلب "دائماً" أسرع بكثير من الأداء البرمجي.

على النقيض من ذلك، فإن زيادة عدد التعليمات يزيد من سهولة البرمجة، ويسرع زمن تسويق المنتج (Time to Market)، ولكن بنفس الوقت يؤدي إلى زيادة تعقيد العتاد الصلب للمعالج، حيث سيحتاج إلى وحدة ترجمة معقدة داخل نفس المعالج للتعرف على كم التعليمات الكبير، كما أن دورة تنفيذ التعليمة ستتغرق وقتاً إضافياً داخل وحدة الترجمة حتى يتم تفسيرها مما يعني تباطؤاً في الأداء، كما أنه وبسبب الحاجة إلى مسجلات داخلية إضافية لهذه التعليمات؛ فإن عدد الترانزستورات لبنية المعالج ستزداد، وبالتالي ستزداد ضياعات الطاقة في المعالج مما ينتج عنه ارتفاع في درجة حرارة المعالج، وسيحتاج إلى وحدة تبريد خاصة، وهذا بالفعل ما نلاحظه في معالجات AMD & INTEL المستخدمة في الحواسيب الشخصية. إن السبب الأساسي في زيادة عدد التعليمات في المعالجات التي تتبنى البنية CISC - على الرغم من الجانب السلبي لهذا الأمر - هو أن هذه المعالجات تكون مكرسة لأغراض عامة ذات مهام معقدة، وبالتالي فإن برنامج هذه المعالجات يكون في غاية التعقيد، لهذا السبب يتم تزويد المعالج بمسجلات تعليمات لكافة العمليات الرياضية (Sin, Cos, etc...) وغيرها وهذا لا يتوفر في المعالجات التي تتبنى البنية RISC. من أشهر عائلات المعالجات التي تتبنى البنية CISC هي:

System/360, PDP-11, VAX, 68000, x86 and إضافة إلى Intel, AMD, Cyrix, IBM.

1-10-2-4-2:RISC البنية

وهي مجموعة أوامر الحاسب المختصرة "Reduced Instruction Set Computer"، وهي نوع من المعالجات التي تملك مجموعة محدودة نسبياً من التعليمات البرمجية العامة والأساسية، والتي تبلغ حوالي 200 تعليمة كحد أعظمي.

من ميزات تعليمات المعالجات ذات البنية RISC أنها قصيرة ولا تحتاج لوحدة ترجمة خاصة (Microcode)، مما يسرع في عملية التنفيذ حيث يمكن أن تصل سرعة التنفيذ في بعض المعالجات إلى دورة آلة واحدة لكل تعليمة. ميزة أخرى قد تكون أكثر أهمية، وهي أنه بسبب قلة وبساطة تعليمات هذا النوع فقد أصبح بالإمكان تقليل عدد المسجلات الداخلية، والذي يؤدي إلى تقليل عدد الترانزستورات، وبالتالي تخفيض تكلفة التصنيع واستهلاك الطاقة. على النقيض من ذلك، فإن قلة عدد التعليمات وعموميتها ينعكس سلباً على تعقيدات كتابة برنامج المعالج وطوله.


مؤخراً ومع وجود لغات برمجية عالية المستوى لم تعد هناك مشكلة في تعقيد برامج المعالجات ذات البنية RISC، وهذه البنية تعتمد على معظم أنواع المتحكمات المصغرة (Microcontrollers) ومعالجات الإشارة الرقمية (DSPs).

من أشهر عائلات المعالجات التي تتبنى البنية CISC هي: DEC Alpha، AMD 29k، ARC، ARM، Atmel AVR، MIPS، PA-RISC، PowerPC، SuperH، SPARC، and .

1-10-2-4-3:MISC البنية

تقوم هذه البنية على عدد قليل جداً من التعليمات الأساسية بهدف تقليل عدد المسجلات الداخلية للمعالج، كما أن هذا النوع من التعليمات يعتمد على المكس (Stack-based) - الذي يستخدم لتخزين عنوان العودة عند القفز إلى البرامج الفرعية في بنى التعليمات التي تستخدم المسجلات - بدلاً من كونه معتمداً على المسجلات (Register-based)، وبالتالي يتم فك تشفير التعليمات بسرعة أكبر غير أن هذا يؤدي إلى كون التنفيذ يعتمد على التسلسل التابعي للتعليمة.

هذا النوع من بنى التعليمات شائع في Java Virtual Machine، ومن أبرز التطبيقات التجارية التي تبنت هذه البنية هو الحاسوب INMOS Transputer مبين على الشكل 29.



الشكل 29 اللوحة الأم للحاسوب Transputer Evaluation IMSB008

الجدول 4 يلخص مقارناً بين بنية التعليمات RISC والبنية CISC.

معالجات RISC	معالجات CISC
عدد قليل من التعليمات البرمجية لا يتجاوز 200	عدد كبير جداً من التعليمات البرمجية يصل إلى 3000
تعليمات برمجية أساسية بسيطة يمكن تنفيذها بدورة واحدة فقط	تعليمات برمجية معقدة يستغرق تنفيذها زمناً كبيراً يصل إلى 12 دورة
تنفيذ التعليمات يتم بشكل مباشر دون الحاجة لوحدة ترجمة	التعليمات تحتاج إلى Microcode في المعالج لترجمتها قبل التنفيذ
كتلة التعليمات بسيطة وموحدة الطول (16،8-bit، 32)	كتلة التعليمات تتفاوت في الطول والتعقيد
لا حاجة للوصول للذاكرة (الأوامر في المسجلات)	تحتاج للوصول إلى الذاكرة أثناء التنفيذ
تستخدم تقنية Pipelining بشكل واسع	نادراً ما تستخدم تقنية Pipelining
ذات تعقيد على مستوى البرمجيات (Compiler)	ذات تعقيد في الكيان الصلب (Microcode Unit)
العديد من مجموعات المسجلات ويتم التنفيذ منها	مجموعة مسجلات وحيدة والنقل يتم من الذاكرة

الجدول 4 مقارنة بين بنية التعليمات RISC والبنية CISC

1-3-10 المتحكمات المصغرة $\mu C, MCUs$ (Microcontrollers):

يمثل المتحكم المصغر منظومة حاسوبية متكاملة مصغرة متوضعة على دائرة متكاملة وحيدة. بخلاف المعالجات المصغرة (MPU) المستخدمة في الحواسيب الشخصية والتطبيقات الأخرى عالية الأداء، فإن المتحكمات المصغرة تستخدم في التطبيقات صغيرة الحجم حيث يكون استهلاك الطاقة محدوداً، كأجهزة التحكم عن بعد، والتجهيزات المنزلية، والألعاب، بالإضافة إلى أنظمة التحكم في السيارات وغيرها.

تعتبر المتحكمات الرقمية المصغرة القلب النابض في أنظمة التحكم وفي التجهيزات الكهربائية والإلكترونية، وبقدر ازدياد تعقيد الوظائف المطلوبة من هذه الأنظمة، يزداد تعقيد بنية هذه المتحكمات؛ لذلك تتوفر هذه المتحكمات ضمن طيف واسع جداً من العائلات التي تتنوع بتنوع وظائفها وتطبيقاتها، فمنها الخاص ومنها العام.

تعتبر صناعة السيارات القوة المحركة في ازدياد نمو تطوير المتحكمات المصغرة، وتشير الإحصاءات إلى أن 33% من المتحكمات المصنعة تستخدم في أنظمة التحكم في السيارات الحديثة، كما تشير الإحصاءات إلى أن عدد المتحكمات المصغرة التي تستخدم في السيارات ذات الكلفة المنخفضة يتراوح 40~30، في حين يستخدم 100~70 متحكم في السيارات ذات الكلفة المرتفعة. من الجدير ذكره أن متطلبات قطاع صناعة السيارات دفعت شركات تصنيع المتحكمات المصغرة إلى تطوير وتبني بروتوكولات اتصال تسلسلي جديدة ذات وظائف وميزات تستوعب ربط آلاف الحساسات مثل CAN & LIN.

تصنف المتحكمات المصغرة بشكل أساسي وفقاً لعرض الناقل الرئيسي (4-bit، 8-bit، 16-bit، 32-bit، 64-bit) الذي يصل بين وحدة المعالجة المركزية وبين ذاكرة المتحكم. إن معيار اختيار المعالج وفقاً لعرض الناقل الرئيسي يعتمد على درجة تعقيد النظام، فمثلاً: تستخدم معالجات 4-bit في أجهزة التحكم عن بعد وألعاب الأطفال، وهذه المعالجات تكون محدودة الميزات، وتعمل عند تردد لا



يتجاوز 8MHz. وأما معالجات 8-bit فتستخدم في أنظمة التحكم بالغسالات والأجهزة المنزلية، وهي تعمل عند تردد لا يتجاوز 20MHz. وتستخدم معالجات 16-bit في أنظمة التحكم الرقمي بالمحركات وهي تعمل عند تردد لا يتجاوز 40MHz، وأما معالجات 32-bit فتستخدم في الأنظمة المتقدمة التي تحتاج إلى معالجة بالفاصلة العشرية أو تحوي على نظام تشغيل مدمج (RTOS) مثل Linux، وهي تملك ميزات واسعة لا تملكها المعالجات الأدنى، مثل: إمكانية الربط مع بروتوكولات اتصال تسلسلي عالية السرعة (CAN، Wi-Fi، USB، Ethernet) وتكون بنيتها أقرب إلى بنية الحواسيب وتعمل عن ترددات تتراوح من 400MHz~60MHz.

1-10-3 الميزات الوظيفية للمتحكمات المصغرة (Microcontrollers Functional Features):

تمتلك المتحكمات المصغرة العديد من الميزات الأساسية والميزات المحيطة الوظيفية؛ إن الهدف من تنوع هذه الميزات هو تقليل عدد العناصر الخارجية المحيطة على الدارة المطبوعة (PCB) وذلك بهدف:

✓ تخفيض استهلاك الطاقة.

✓ تخفيض تكلفة تطوير النظام من خلال تقليص زمن التصميم.

✓ الحصول على أداء أعلى.

✓ الحصول على وثوقية عالية.

إضافةً إلى الميزات الأساسية التي تشترك بها جميع المتحكمات المصغرة، فإن العديد من الميزات ظهرت مؤخراً، وأدت إلى دفع عجلة المتحكمات المصغرة لتكون بديلاً عن استخدام المعالجات المصغرة في العديد من مشاريع الأنظمة المدمجة.

... ❁ انتهت الجلسة العملية الأولى ❁ ...

وليد بليد

- منم نخير ومودة ونور -